你的位置:首頁(yè) > 電源管理 > 正文

在正確的比較中了解SiC FET導(dǎo)通電阻隨溫度產(chǎn)生的變化

發(fā)布時(shí)間:2021-09-07 來源:UnitedSiC 責(zé)任編輯:wenwei

【導(dǎo)讀】比較SiC開關(guān)的數(shù)據(jù)資料并非易事。由于導(dǎo)通電阻的溫度系數(shù)較低,SiC MOSFET似乎占據(jù)了優(yōu)勢(shì),但是這一指標(biāo)也代表著與UnitedSiC FET相比,它的潛在損耗較高,整體效率低。
 
在正確的比較中了解SiC FET導(dǎo)通電阻隨溫度產(chǎn)生的變化
 
諺語(yǔ)說:“不怕低,只怕比”。這條諺語(yǔ)首次出現(xiàn)在1440年約翰·利德蓋特的《馬鵝羊之間的辯論》中。疲于比較的不僅僅是文章中的動(dòng)物,現(xiàn)代功率轉(zhuǎn)換器設(shè)計(jì)師們也不得不拼命從大量競(jìng)爭(zhēng)性主張中嘗試找出適合他們的應(yīng)用的功率開關(guān),并進(jìn)行比較,以獲得“最佳性能”。如果繼續(xù)以農(nóng)牧業(yè)來比喻,這個(gè)問題就像是將一個(gè)蘋果與一堆蘋果相比較,因?yàn)槿绻豢紤]與其他指標(biāo)的權(quán)衡取舍,就不能評(píng)價(jià)任何單個(gè)電子參數(shù)的好壞。開關(guān)導(dǎo)通電阻就是一個(gè)好例子,你必須在相同的額定電壓下,在各個(gè)制造商的建議柵極驅(qū)動(dòng)電壓下,在相同的結(jié)溫和漏極電流下,在相同的封裝中比較零件,才能了解這個(gè)參數(shù)。
 
Si-MOSFET、SiC-MOSFET和SiC FET競(jìng)爭(zhēng)上崗
 
在不低于幾百伏的較高電壓下,Si MOSFET、SiC MOSFET和UnitedSiC FET是同一個(gè)位置的有力競(jìng)爭(zhēng)產(chǎn)品,它們的數(shù)據(jù)資料中通常標(biāo)明特定額定電壓、結(jié)溫和柵極驅(qū)動(dòng)電壓下的RDS(ON)值。例如,UnitedSiC最近推出的零件UJ4C075018K4S就提供了在VGS = 12V、溫度為25°C至175°C、漏極電流為20A時(shí)的導(dǎo)通電阻值。從中,您可以輕松獲得該零件在給定溫度下的RDS(ON)溫度系數(shù)數(shù)值,在Tj =125°C時(shí),該數(shù)值約為+70-75%。
 
650V SiC MOSFET的擁護(hù)者可能會(huì)指出,他們發(fā)現(xiàn)其他類似器件在Tj =125°C下的該數(shù)值通常為+20-25%。這能說明SiC MOSFET比其他器件好三倍嗎?恐怕不能這么武斷。首先,部分正溫度系數(shù)值是必要的,可以迫使晶粒中的單元分擔(dān)電流,而不會(huì)出現(xiàn)熱點(diǎn)和熱散逸。同理,設(shè)計(jì)師依靠正值才能并聯(lián)器件,并自然分流。
 
SiC MOSFET的電阻由其反型溝道決定
 
SiC MOSFET較低的RDS(ON)溫度系數(shù)值實(shí)際上表明會(huì)出現(xiàn)較深層次的影響。MOSFET和JFET是“單載流子”器件,電子流會(huì)經(jīng)過不同區(qū)(基質(zhì)、漂移層、JFET區(qū)和溝道等)。在650V SiC MOSFET中,反型溝道決定了總電阻,而總電阻實(shí)際上會(huì)隨著溫度降低。溝道電阻與自由載流子數(shù)和反型層電子遷移率的乘積成反比。隨著溫度升高,閾值電壓會(huì)降低,而溝道中的自由載流子數(shù)會(huì)增加,因而電阻會(huì)降低。其余器件區(qū)(即JFET、漂移層和基質(zhì)電阻)的正溫度系數(shù)會(huì)抵消這種影響,從而產(chǎn)生不高的凈正Tc值。在SiC JFET中,沒有反型溝道來抵消JFET、漂移層和基質(zhì)的正溫度系數(shù)。同時(shí),低壓Si MOSFET僅占總導(dǎo)通電阻的一小部分,這解釋了為什么采用它時(shí)的Tc值比采用SiC MOSFET時(shí)要高,不過有說服力的一點(diǎn)是,SiC FET中不存在由不理想的SiC反型層造成的損耗(圖1)。
 
在正確的比較中了解SiC FET導(dǎo)通電阻隨溫度產(chǎn)生的變化
【圖1:典型的SiC MOSFET溝槽結(jié)構(gòu)和沒有大損耗SiC MOS反型溝道的UnitedSiC FET,后者有較高的導(dǎo)通電阻溫度系數(shù),但是損耗較低】
 
SiC FET的整體導(dǎo)電損耗較低
 
如果審視絕對(duì)值,則會(huì)發(fā)現(xiàn)決定性的證據(jù)。如圖2所示,在比較650/750V器件的RDS(ON)時(shí),在25°C時(shí),UnitedSiC FET的導(dǎo)通電阻大約是SiC MOSFET的三分之一,優(yōu)勢(shì)最明顯,在150°C時(shí),仍比后者好2倍左右,在相同有效晶粒面積下,前者帶來的導(dǎo)電損耗大約是后者的一半。
 
在正確的比較中了解SiC FET導(dǎo)通電阻隨溫度產(chǎn)生的變化
【圖2:UnitedSiC FET導(dǎo)通電阻的Tc較高,但是絕對(duì)值較低】
 
采用UnitedSiC FET的最終效果是整體導(dǎo)電損耗較低,且RDS(ON)的正溫度系數(shù)十分健康,可確保單元和并聯(lián)器件之間實(shí)現(xiàn)有效分流。很明顯,確保合理進(jìn)行比較并理解這種效果背后的機(jī)制是值得的,它揭示了什么才是真正重要的,那就是較低的整體損耗。
 
文章來源: UnitedSiC
 
 
免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。
 
推薦閱讀:
 
負(fù)壓脈沖高?教你3招制伏
開關(guān)電源中的局部放電
功率因數(shù)校正
解讀數(shù)據(jù)手冊(cè)中的熱參數(shù)和IC結(jié)溫
支持PPS的 USB Type-C 升壓和升降壓解決方案
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉