在此次“EMC設(shè)計(jì)工作坊”中，馬老師再次強(qiáng)調(diào)了在設(shè)計(jì)階段解決電磁兼容問(wèn)題是十分重要的，從圖1可見(jiàn)，在設(shè)計(jì)階段解決EMC問(wèn)題，不僅可以降低成本，和降低解決EMC問(wèn)題的難度，也大大縮短了時(shí)間。
如何做好PCB的EMC設(shè)計(jì)

設(shè)備和系統(tǒng)向外部環(huán)境發(fā)射的騷擾電平是通過(guò)傳導(dǎo)和輻射發(fā)射的途徑形成的。如果設(shè)備作為一個(gè)黑盒子，那么，內(nèi)部騷擾源可通過(guò)電源電纜和信號(hào)電纜對(duì)外形成傳導(dǎo)發(fā)射，同時(shí)通過(guò)殼體向外輻射發(fā)射；反之，外部環(huán)境電磁場(chǎng)感應(yīng)在電纜上的電壓形成電流，對(duì)設(shè)備敏感電路形成騷擾，或輻射場(chǎng)通過(guò)殼體直接進(jìn)入敏感電路產(chǎn)生騷擾，圖2所示是系統(tǒng)的騷擾電平：
由圖2不難看出，從騷擾源到受害設(shè)備離不開(kāi)傳播途徑，對(duì)輻射的傳播路徑是空間，而對(duì)傳導(dǎo)的傳播路徑是導(dǎo)體（電纜）。
[page]
傳統(tǒng)的設(shè)計(jì)方法是用屏蔽、濾波和接地解決電纜口和殼體帶來(lái)的EMC問(wèn)題。但是大多數(shù)騷擾是在印制板電路上產(chǎn)生的，因此，在印制板電路設(shè)計(jì)的階段，考慮EMC設(shè)計(jì)是非常重要的，布線設(shè)計(jì)應(yīng)盡量減少公共地阻抗耦合。由于線間電容和電感所形成串?dāng)_以及載流導(dǎo)線所形成射頻輻射耦合等，其中輻射發(fā)射是最難解決的。

1. 共模發(fā)射和差模發(fā)射

分析共模發(fā)射和差模發(fā)射對(duì)抑制騷擾電平是重要的，通常把線地的發(fā)射定義為共模發(fā)射，如圖3所示。而把線與線的發(fā)射定義為差模發(fā)射，如圖4所示。
 
式中：A－環(huán)面積。其它各符號(hào)與圖3相同。

由圖4不難看出，場(chǎng)強(qiáng)與回路面積成正比。為減少差模發(fā)射電平，除減少源電流外，應(yīng)該減小環(huán)電路的面積。由圖3可知，若減小共模發(fā)射，應(yīng)減小線的長(zhǎng)度。
[page]
2. 脈沖信號(hào)的頻譜

數(shù)字信號(hào)的特點(diǎn)是方波信號(hào)，方波信號(hào)是基波和大量諧波正弦（或余弦）信號(hào)構(gòu)成的，這可由傅立葉變換得到其頻域波形，因此，脈沖重復(fù)周期越短，其重復(fù)頻率越高，諧波頻率也越高。例如，時(shí)鐘觸發(fā)頻率為30MHz時(shí)，其諧波頻率可達(dá)1GHz。理論上方波的上升時(shí)間為零，則諧波含量是無(wú)窮的。但實(shí)際上是梯形波形，有一定的上升沿和下降沿。其方波的帶寬為，例如，上升沿τr為5ns的方波，其帶寬將達(dá)60MHz。

2.1 脈沖的時(shí)域/頻域變換（傅立葉變換）

通過(guò)傅立葉變換，矩形脈沖可分解為各次余弦（或正弦）波，其表達(dá)式為：
由圖5和圖6分析可知理想的方波，其頻譜是無(wú)限寬的。實(shí)際上，脈沖均有上升時(shí)間和下降時(shí)間，頻譜越寬，脈沖的上升和下降沿則越短。
[page]
3. 印制電路板的分布參數(shù)

對(duì)高速印制板（PCB）的物理特性可以用傳輸線理論加以分析，如圖7所示：
對(duì)于無(wú)損耗傳輸線，即△R和△G均為零時(shí)，則特征阻抗，此時(shí)延遲時(shí)間。

對(duì)于高頻和窄導(dǎo)線傳輸線，由于分布電感和分部電容是可變的，所以特征阻抗不是恒定的，我們可以通過(guò)調(diào)整導(dǎo)線的寬度和信號(hào)線及其回線（零電位）的距離，設(shè)計(jì)成合適的特征阻抗，使源阻抗和負(fù)載阻抗達(dá)到匹配，從而減小失配，盡可能減小能量的反射，減小駐波的幅度，減小輻射的能量。

導(dǎo)線所形成的電感，是形成磁場(chǎng)的元件，如果減小導(dǎo)體的長(zhǎng)度，就會(huì)減小電感，那么磁輻射就會(huì)減小。

信號(hào)導(dǎo)線與零電位地回線之間所形成的電容是將高頻能量旁路到地的電容。因此，為了減小電場(chǎng)輻射，除減小環(huán)路面積外（見(jiàn)圖4），應(yīng)盡可能減小信號(hào)線與零回線的間距，以增加信號(hào)導(dǎo)體與回線（零電位層）的電容值，這對(duì)抑制電場(chǎng)輻射十分有利的。

從以上分析說(shuō)明，通過(guò)調(diào)整回路的阻抗，希望回路的阻抗較低，一般是幾十歐姆量級(jí)，當(dāng)回路的電感較大而電容較小時(shí)，相當(dāng)于特性阻抗增大，回路的輻射增大。當(dāng)電感較小而電容較大時(shí)，回路特性阻抗降低，回路的輻射也隨之降低。這種抑制回路電磁輻射的方法稱為“自屏蔽”。
[page]
4. 共模輻射和差模輻射

4.1 共模干擾抑制

如圖3所示，線對(duì)地所形成的高頻電壓所產(chǎn)生的輻射，稱為共模輻射。共模輻射是電流經(jīng)印制板的多個(gè)導(dǎo)電層產(chǎn)生的，即電流流經(jīng)高阻抗路徑產(chǎn)生的電磁場(chǎng)所形成的。該磁場(chǎng)以共模電流的形式耦合到信號(hào)線、電源線和其它導(dǎo)線中，共模電流的特點(diǎn)是這些導(dǎo)體中電流方向均相同，這是因?yàn)檫@些導(dǎo)體中沒(méi)有形成閉合回路，所以不會(huì)產(chǎn)生反方向電流，是以棒天線向空間輻射電磁場(chǎng)的（見(jiàn)圖3）。值得注意的是不僅在印制電路板電路中，而且在電源饋線、及其它電纜中，甚至在屏蔽層中也能產(chǎn)生共模電流。共模輻射是印制電路設(shè)計(jì)最值得注意的問(wèn)題，通常產(chǎn)生共模輻射的原因是差模電流回路被切斷，印制布線被不同層面隔開(kāi),使回路繞過(guò)這些隔斷層，導(dǎo)致印制回路的電感增大，電容減小，使阻抗大大增加，增大電磁輻射；直流電源線的不合理布局，使器件電源引腳線加長(zhǎng)，增大了引線阻抗；電源層相對(duì)接地層位置不當(dāng)（如，過(guò)遠(yuǎn)），引起高阻抗，不恰當(dāng)?shù)碾娫床季郑瑫?huì)導(dǎo)致嚴(yán)重的共模干擾。

抑制共模干擾是減小回路阻抗，正確處理電源回路的旁路和去耦。通過(guò)控制電源走線衰減共模干擾。

4．2 差模干擾抑制

通常稱線對(duì)線的干擾為差模干擾，當(dāng)信號(hào)從源流向負(fù)載時(shí)（見(jiàn)圖4）就會(huì)產(chǎn)生差模干擾。流經(jīng)負(fù)載的電流會(huì)在線上產(chǎn)生等值方向相反的電流。差模電流的抑制主要是減小回路的面積，要求信號(hào)線與地回線靠近走線。

4．3 印制電路中的共阻抗耦合

當(dāng)模擬電路和數(shù)字電路在同一線路板混和布線時(shí)，模擬電路地回線、數(shù)字電路地回線以及電源電路回線為同一條回線時(shí)，將產(chǎn)生嚴(yán)重的共阻抗耦合，因?yàn)檫@些信號(hào)電流流經(jīng)公共地阻抗將產(chǎn)生一壓降，它可能高于模擬或數(shù)字電路的靈敏度，對(duì)模擬電路將降低輸出信噪比，而對(duì)數(shù)字電路將降低輸入靈敏度。
為抑制公共阻抗的影響，應(yīng)將模擬和數(shù)字電源回線（零基準(zhǔn)）分開(kāi)布線：
由圖9可見(jiàn)數(shù)字地和模擬地必須分開(kāi)，以降低公共阻抗引起的干擾。
[page]
為減小回路的阻抗，對(duì)單面板應(yīng)加寬地線的寬度；對(duì)低頻數(shù)字電路在信號(hào)輸出端串一小電阻以平滑脈沖上升和下降沿，對(duì)降低諧波干擾則十分有利。

在電源布線時(shí)，保證低阻抗尤為重要，應(yīng)在電源輸入的連接器內(nèi)將各類電壓的電源線和地線分組，即先電源線、零基準(zhǔn)線，再電源線、零基準(zhǔn)線。絕不可以一端是電源線而另一端接地線，這會(huì)使高頻開(kāi)路，增大輻射回路的面積。

4．4 電路的去耦設(shè)計(jì)

電感和電容組成的低通濾波器，可濾掉高頻段干擾信號(hào)。由于導(dǎo)線寄生電感的影響，會(huì)使供電的速度變慢，使驅(qū)動(dòng)器件輸出電流下降，合理放置去耦電容的位置，在通斷電瞬間，利用電感和電容的儲(chǔ)能作用，給器件提供電流，通常電容應(yīng)選值為4.7μF~30μF。選位在電源線進(jìn)入印制板處為佳。對(duì)集成電路耗電較大的器件，也應(yīng)在電源進(jìn)腳處安裝合適電解電容。小電容能為集成電路塊提供高速電流，在器件輸出端電壓跳變時(shí)，其能高速充電，為器件提供充電電流。

通常是在每組電源和地引腳上都安裝一個(gè)合適容量的電容，以獲得最佳的干擾抑制作用。旁路電容的容量因其尺寸影響濾波頻率。選擇時(shí)應(yīng)加以注意。例如，頻率越高，選擇的電容就越小。

5 電路布局、元器件安裝位置和合理布線

電路布局直接影響電磁干擾和抗擾度特性。從頻率而言是先高頻電路，再中頻電路，最后是低頻電路。而從邏輯速度而言，是先高速電路，再中速電路，而后是低速電路。如圖10所示：
除按工作頻率（或速度）進(jìn)行分組外，也可按器件的功能和類型進(jìn)行分組，例如，既存在數(shù)字電路，又存在模擬電路的印制板，可按工作電壓和頻率分組布局，在給定電路系列或電源電壓時(shí)，可按功能對(duì)器件分組。

在器件布局完成后，須根據(jù)元器件組提供電壓的差別，將電源層布置在各組元器件的下面。如果有多層地，數(shù)字地層應(yīng)緊貼靠數(shù)字電源層。模擬地層緊貼模擬電源層，而數(shù)字地和模擬地應(yīng)有一個(gè)共地點(diǎn)，該共地點(diǎn)是在D/A或A/D變換器處，這些變換器同時(shí)由模擬和數(shù)字電源供電，因此，應(yīng)將變換器置于模擬電路和數(shù)字電路之間，分別有各自的地回路，以防產(chǎn)生共阻抗干擾。

如模擬電路地和數(shù)字電路地是分開(kāi)的，二者的地也將在變換器處匯交。一組內(nèi)的信號(hào)線不能跨越其外一組元件，如果跨越，信號(hào)就不能與其回路形成緊密耦合，導(dǎo)致較大的回路面積，使回路電感增大，電容減小，從而導(dǎo)致共模和差模發(fā)射干擾增大。
[page]
6 多層印制電路板的設(shè)計(jì)

從單層到多層印制板的發(fā)展，不僅解決了元器件的布線擁擠問(wèn)題，也給電磁發(fā)射的降低帶來(lái)了很大的益處。

6．1 雙層板

對(duì)于數(shù)字電路，雙層板很難解決電源線地層阻抗小的問(wèn)題，雙層板一般的布局一層電源元器件走線層，一層是回流地層。當(dāng)元器件較密集時(shí)很難實(shí)現(xiàn)，雙面均有地線，電源線，互連線，元器件。線地間距變大，故線路阻抗也較高，對(duì)控制阻抗不利。

6．2 四層電路板

6．2．1 印制板的外層均是地回流層，而中間為信號(hào)連線和電源層，其優(yōu)點(diǎn)是層間電容大，并起到一定的屏蔽作用。

6．2．2 印制板的外層是元器件、互連線層而內(nèi)層是電源線層和地回路層，該方案微帶阻抗、電源路徑阻抗較高。因此，理論上電磁發(fā)射也較大。但實(shí)際用的較多。

雙層板和四層板，只適用于低中密度元器件的布局，如果元器件密度高，走線十分密集，應(yīng)選擇六層以上的多層板。

6．3 六層電路板

外層均是信號(hào)互連線和元件層，靠近信號(hào)線和元器件層的內(nèi)兩層是電線層，中間兩層是電源層和信號(hào)層。
當(dāng)然還有其它布線方式，這里只介紹幾種較好的方式。

關(guān)于EMC元器件選型技巧電子元件技術(shù)網(wǎng)之前已經(jīng)有過(guò)介紹，這里就不贅述了，感興趣的朋友可以點(diǎn)擊EMC元器件的選擇和應(yīng)用技巧進(jìn)行閱讀。

相關(guān)閱讀：
技巧分享：提高PCB電磁兼容性設(shè)計(jì)方法匯總
http://jizeke.com/cp-art/80021839
工程師經(jīng)驗(yàn)：讓PCB設(shè)計(jì)更優(yōu)秀的六大關(guān)鍵
http://jizeke.com/gptech-art/80021850
工程師分享：PCB設(shè)計(jì)接地技巧匯總
http://jizeke.com/emc-art/80021860
PCB布局的關(guān)鍵！教你一次搞定PCB布局
http://jizeke.com/cp-art/80021645